在嵌入式設(shè)備、邊緣計算、工業(yè)控制等領(lǐng)域快速崛起的同時，開發(fā)人員越來越多地面對一個問題：

硬件資源有限，但對高速存儲的需求卻越來越高。這些平臺可能沒有 PCIe 硬核，或者無法承擔(dān)高昂的硬件成本。

NVMe SPCle IP 正是為這樣的場景量身定制。通過結(jié)合 PCIe 軟核 IP 與 NVMe 主機控制器，讓開發(fā)人員在無硬核的情況下，也能輕松接入 NVMe SSD，突破了傳統(tǒng)存儲方案的硬件限制。

簡單來說，NVMe SPCle IP 的存在，讓高性能存儲不再是高成本設(shè)備的專屬。

IP 資源消耗表

注：IP實際邏輯資源消耗受實例化中其他邏輯資源消耗影響

產(chǎn)品特性

• 功能實現(xiàn)：帶有 PCIe 軟核 IP 的 NVMe 主機控制器，實現(xiàn)不依靠 CPU 訪問外置內(nèi)存 NVMe SSD，自動初始化 NVMe 和 PCIe 鏈路硬件模塊，自動提交和完成命令
• 兼容性：命令支持(Identify, Write, Read, Flush)，支持 PCIe Gen 1.0-4.0，兼容 NVME 1.4 協(xié)議
• 性能參數(shù)：
  (1) 支持最大每個隊列 65535 個 I/O 命令
  (2) 基于 PCIe3.0 X4 讀寫速率均可達到 3000 MB/s
  (3) MPSMIN (最小內(nèi)存頁傳輸大小)：4 Kbyte
  (4) MDTS （最大數(shù)據(jù)傳輸大小）：至少 128 Kbyte 或者沒有限制
  (5) LBA 單元：512 字節(jié)或者 4096 字節(jié)
• 參考設(shè)計：XCZU19EG + FMC子板(FH1402)+SAMSUNG 980 M.2 SSD
• 技術(shù)支持：提供完備的技術(shù)支持與定制化設(shè)計服務(wù)

如圖所示，ALINX NVMe SPCIe IP 包含的 PCIe 軟核 IP，完成了 PCIe 協(xié)議的數(shù)據(jù)鏈路層和物理層的部分功能。其物理接口通過 PIPE 接口與 AMD PCIe PHY 連接，AMD PCIe PHY 包括收發(fā)器和均衡器邏輯，用于實現(xiàn)高速數(shù)據(jù)傳輸。

NVMe SPCIe IP 由 NVMe IP 和 PCIe 軟核 IP 組成，因此 NVMe SPCIe IP 在功能上與 NVMe AXI IP 相似性。

下表顯示了 NVMe SPCIe IP 和 NVMe AXI IP 的比較信息。

如圖所示，NVMe SPCIe IP 的主要優(yōu)點是不需要使用 PCIe 硬核 IP。因此，SSD 的最大數(shù)量不受 PCIe 硬核 IP 數(shù)量的限制，而是受收發(fā)器模塊數(shù)量和資源的限制。但是 NVMe SPCIe IP 的資源消耗較 NVMe AXI IP 高，且僅支持 4 Lane PCIe Gen3 SSD。

ALINX 推薦在需要大容量存儲和高速存儲的應(yīng)用場景中，優(yōu)先使用不包含 PCIe 硬核 IP 的低成本 FPGA。

當(dāng)用戶所選設(shè)備沒有足夠的 PCIe 硬核 IP 來連接所有 NVMe SSD 時，可以同時使用 NVMe AXI IP 和 NVMe SPCIe IP 進行系統(tǒng)設(shè)計，如下圖所示。

當(dāng)所選 FPGA 器件已經(jīng)集成了 PCIE 硬核 IP，并且數(shù)量足夠時，建議使用 NVMe AXI IP 進行設(shè)計，以減少 FPGA 資源的占用。

有關(guān) NVMe IP 的更多信息，您可以隨時聯(lián)系 ALINX 進行咨詢 (021-67676997)  。ALINX 還可為您提供 FPGA 器件的參考設(shè)計評估服務(wù)，幫助您選擇最合適的產(chǎn)品和方案。